



IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant: NAKAJIMA et al. Serial No.: Not yet assigned

Art Unit : Unknown Examiner : Unknown

Filed:

: January 25, 2001

Title : SEMICON

: SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

Commissioner for Patents Washington, D.C. 20231

TRANSMITTAL OF PRIORITY DOCUMENT UNDER 35 USC §119

Applicant hereby confirms his claim of priority under 35 USC §119 from the following application: Japan Application No. 2000-020913 filed January 28, 2000. A certified copy of each application from which priority is claimed is submitted herewith.

Please apply any charges or credits to Deposit Account No. 06-1050.

Respectfully submitted,

Date: January 25, 2001

William D. Hare Reg. No. 44,739

Fish & Richardson P.C. 601 Thirteenth Street, NW Washington, DC 20005 Telephone: (202) 783-5070

Telephone: (202) 783-5070 Facsimile: (202) 783-2331

40045895.doc

日本国特許 PATENT OFFICE

JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 1月28日

出 願 番 号 Application Number:


特願2000-020913

出 願 人 Applicant (s):

株式会社半導体エネルギー研究所

2000年12月 1日

特許庁長官 Commissioner, Patent Office 及川耕



特2000-020913

【書類名】 特許願

【整理番号】 P004583-03

【提出日】 平成12年 1月28日

【あて先】 特許庁長官 近藤 隆彦 殿

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 中嶋 節男

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 河崎 律子

【特許出願人】

【識別番号】 000153878

【氏名又は名称】 株式会社半導体エネルギー研究所

【代表者】 山崎 舜平

【手数料の表示】

【予納台帳番号】 002543

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置及びその作製方法

【特許請求の範囲】

【請求項1】

表面に複数の凸部を有する結晶質半導体薄膜を能動層として用い、前記能動層においてチャネル長方向と平行な方向に前記凸部が配列していることを特徴とする半導体装置。

【請求項2】

請求項1において、前記結晶質半導体薄膜は、非単結晶半導体薄膜に強光を照 射して得られていることを特徴とする半導体装置。

【請求項3】

請求項2において、前記非単結晶半導体薄膜は、非晶質半導体膜、微結晶半導体膜または多結晶半導体膜から選ばれたいずれか一つであることを特徴とする半導体装置。

【請求項4】

請求項1乃至請求項3のいずれか一項において、前記半導体薄膜は珪素を主成分とすることを特徴とする半導体装置。

【請求項5】

請求項1乃至請求項4のいずれか一項において、前記凸部は、前記半導体薄膜 表面より30nm以上の高さを有することを特徴とする半導体装置。

【請求項6】

絶縁基板上に設けられた吸熱体と、前記吸熱体と絶縁膜を介し設けられた、表面に複数の凸部を持つ結晶質半導体薄膜を備えた半導体装置であって、前記結晶質半導体薄膜は能動層を形成し、前記凸部は前記能動層のチャネル長方向と平行な方向に配列し、前記吸熱体は、前記チャネル方向と平行な方向にそって配置され、且つ熱伝導率が前記絶縁基板及び絶縁膜より大きいことを特徴とする半導体装置。

【請求項7】

請求項6において、前記結晶質半導体薄膜は、非単結晶半導体薄膜に強光を照

射して得られていることを特徴とする半導体装置。

【請求項8】

請求項7において、前記非単結晶半導体薄膜は、非晶質半導体膜、微結晶半導体膜または多結晶半導体膜から選ばれたいずれか一つを用いたことを特徴とする 半導体装置。

【請求項9】

請求項6乃至請求項8のいずれか一項において、半導体薄膜は珪素を主成分と していることを特徴とする半導体装置。

【請求項10】

請求項6乃至請求項9のいずれか一項において、前記凸部が、前記半導体薄膜 表面より30nm以上の高さを有することを特徴とする半導体装置。

【請求項11】

請求項6乃至請求項10のいずれか一項において、前記吸熱層はCr、Mo、Ti、Ta、Wから選ばれた金属の一種または複数種であることを特徴とする半導体装置。

【請求項12】

請求項6乃至請求項10のいずれか一項において、前記吸熱層が液晶ディスプレー、ELディスプレーいずれかの画素に於ける蓄積容量の一方の電極を併用することを特徴とする半導体装置。

【請求項13】

基板の一主表面に島状の吸熱層を形成する第1の工程と、前記島状の吸熱層を含む前記基板の一主表面の全面に絶縁膜を形成する第2の工程と、前記絶縁膜の1主表面に非単結晶半導体薄膜を形成する第3の工程と、前記非単結晶半導体薄膜に強光を照射し溶融、固化せしめる第4の工程と、前記吸熱層の外周と平行な方向にチャネル方向を一致させ島状の半導体膜を形成する第5の工程とを有することを特徴とする半導体装置の作製方法。

【請求項14】

請求項13において、前記結晶質半導体薄膜は、非単結晶半導体薄膜に強光を 照射して得られていることを特徴とする半導体装置の作製方法。

【請求項15】

請求項14において、前記非単結晶半導体薄膜は、非晶質半導体膜、微結晶半 導体膜または多結晶半導体膜から選ばれたいずれか一つを用いたことを特徴とす る半導体装置の作製方法。

【請求項16】

請求項13乃至請求項15のいずれか一項において、半導体薄膜は珪素を主成分としていることを特徴とする半導体装置の作製方法。

【請求項17】

請求項13乃至請求項16のいずれか一項において、前記凸部が、前記半導体 薄膜表面より30nm以上の高さを有することを特徴とする半導体装置の作製方法。

【請求項18】

請求項13乃至請求項17のいずれか一項において、前記吸熱層はCr、Mo 、Ti、Ta、Wから選ばれた金属であることを特徴とする半導体装置の作製方 法。

【請求項19】

請求項13乃至請求項18のいずれか一項において、前記吸熱層が液晶ディスプレー、ELディスプレーいずれかの画素に於ける蓄積容量の一方の電極機能を有する半導体装置の作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体薄膜を利用した半導体装置及びその作製方法に関する。特に、 珪素を含む結晶質半導体薄膜を利用した薄膜トランジスタ (TFT) に関する。

[0002]

【従来の技術】

近年、ガラス基板等にTFTを形成して、半導体回路を構成する技術が急速に進んでいる。代表的な半導体装置として、ドライバー一体型アクティブマトリクス型液晶ディスプレイ(AMLCD)が存在する。

[0003]

ドライバー一体型AMLCDは、同一基板上に画素部と、ドライバー回路をもうけたモノリシック型表示装置である。また、さらに、メモリ回路やクロック発生回路等を内蔵した、システムオンパネルの開発も進められている。

[0004]

従来のAMLCDでは、画素のスイッチング素子として、非晶質珪素(a-Si)を活性層に用いたTFTが用いられてきたが、ドライバー一体型AMLCDの周辺回路では、回路を高速動作させる必要から、a-Siでは不適当で、より高い電界効果移動度を持つ多結晶珪素(poly-Si)を活性層としたTFTが主に用いられている。

[0005]

従来のpoly-SiTFTは、a-SiTFTと比べ高い電界効果移動度をもつが、システムオンパネル等で多様な回路を搭載する場合、より高速動作が要求されるため、そのTFTには、ドライバー一体型AMLCDで要求される以上の電界効果移動度が必要となる。

[0006]

また、ドライバー一体型AMLCDにおいても、画素数の増加による高速動作への要求や、ドライバー回路の面積縮小の要求から、より高い電解効果移動度のTFTが必要とされている。

[0007]

TFTの電界効果移動度を決める要素のひとつとして、表面散乱効果があげられる。TFTの活性層とゲート絶縁膜界面の平坦性が電界効果移動度に大きな影響を与え、界面が平坦であるほど散乱の影響を受けず高い電解効果移動度が得られる。

[0008]

現在結晶質珪素膜を得る方法としてレーザー結晶化法があり、非晶質珪素膜にエキシマレーザーを照射し結晶化する方法が知られている。絶縁性基板の上に、厚さ10~150nm (代表的には30~60nm) の非晶質珪素膜をスパッタやCVD等で形成し、引き続き、エキシマレーザー光を照射し、非晶質珪素膜を溶融・固化せしめ、結晶化を行う。非晶質珪素膜に水素が5%程度以上含まれている場合は、レーザーアニール時に水素の爆発的な脱離が発生するため、前もって400~5

00℃程度の熱処理を数時間行うことで脱水素を行う。

[0009]

レーザー結晶化の条件は実施者が適宜選択するものであるが、例えば、エキシマレーザーを用いた場合、レーザーパルス発振周波数 $30\,\mathrm{Hz}$ とし、レーザーエネルギー密度を $100\sim50\,\mathrm{0\,mJ/cm^2}$ (代表的には $300\sim40\,\mathrm{0\,mJ/cm^2}$) とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率(オーバーラップ率)を $80\sim9\,8\%$ として行う。

[0010]

このようにして、レーザー結晶化した膜では、その表面にリッジとよばれる凸部がランダムに形成される。凸部の発生は、レーザーアニールされ溶融したSiの表面に誘起される表面張力波に起因すると考えられる。代表的には、凸部は、薄膜の膜厚に対しほぼ2倍の厚みを持つ。薄膜の膜厚は通常30~60nmであるので、凸部の高さは、膜表面から30~60nm程度の高さを有する。ここで形成された凸部が、前述の表面散乱効果の為、電子及び正孔の移動に散乱を与え、TFTの電界効果移動度を低下させる。凸部が大きいほど、その影響は大きい。

[0011]

【発明が解決しようとする課題】

本発明は、前記凸部の配置を制御し、電流に対する表面散乱の影響を低減する技術を提供することを課題とする。

[0012]

【課題を解決するための手段】

本発明において、結晶質半導体薄膜は非単結晶半導体薄膜をレーザー等の強光 を用い溶融固化する事により得られており、前記結晶質半導体薄膜表面に存在す る凸部が、チャネル長方向、すなわち電流の流れる方向と平行に整列し、凸部に よる表面散乱を受けることの無い電流経路が得られる事を特徴とする。

[0013]

図1及び2にその概念図を示す。図1が、従来技術である通常のレーザー結晶 化で非晶質珪素膜を結晶化して得られた半導体薄膜表面の模式図で、図2が本発 明を用いて作成した場合の模式図である。それぞれがTFTのチャネル部の模式 図を示す。従来技術で作成した場合、基板1004上の半導体薄膜1003表面の凸部1001がランダムに存在するため、電流経路1002に対し複数個の多数の凸部がかかり、表面散乱効果の影響で移動度を低下させる原因となる。本発明の場合、電流経路1006と平行に凸部1005が整列しているため、凸部を横切らない電流経路が支配的となり、そのような経路では、表面散乱効果の影響を受けないため、高い電解効果移動度が得られる。

[0014]

また、熱結晶化等の手段で得られた結晶質薄膜を、特性を改善する目的でレーザー等の強光をもって、溶融固化した場合においても、非晶質膜をレーザー等の強光をもって溶融固化し結晶化した場合と同様に凸部の発生がみられる。この場合において、溶融固化し再結晶化した結晶質薄膜に存在する凸部が、電流の流れる方向と平行に整列し、凸部による表面散乱効果を受けることの無い電流経路が得られる場合も本発明に含まれる。本発明の基本的な目的は、珪素を含む薄膜が溶融固化した際に発生する凸部の配置を意図的に目的の方向に整列させることにあり。出発膜の性質や種類によって、限定されることはない。

[0015]

珪素を含む薄膜をレーザー等の強光により溶融固化した際の凸部発生のメカニズムは、現状では、完全には解明されていない。ただし、溶融した際の表面波に起因することは、前述した通り確かと考えられる。本発明者は、溶融固化時の、表面波の積極的な制御による、凸部の発生箇所の制御を試み、本発明を成すに至った。これまで溶融時の表面波を積極的に制御しようとする発想は、無かったものであり、本発明の特徴の一つといえる。

[0016]

一様な、珪素薄膜を溶融した際には、表面波の形状を制限する要素は無く、表面には、ランダムな表面波が立つことになる。結果として、固化した際にランダムに凸部が形成されることとなる。ところが、表面波が特定の方向にそろうように溶融させた場合、凸部の形成も表面波の形成方向に沿った配置で形成されることとなる。本発明者は、レーザーアニールした際に、表面波の発生を制御する構造をもうけることで、表面波の波面を特定の方向に揃えることが可能なことを見

いだした。

[0017]

具体的には、半導体薄膜の形成に先立って、熱伝導率が、結晶質薄膜の下地膜を含む基板より大きな材料を、吸熱層として、任意の形状で形成しておくことで実現化した。図3が、その断面模式図である。基板1014上に形成された吸熱層1011から下地膜1012を介して上部に位置する半導体薄膜1010と、それ以外の領域の半導体薄膜1013では、レーザーアニールした際に温度差が生じ、吸熱層の外端1015を境に、熱膨張の違いが生じる。熱による体積膨張が異なることで、その境界を始点にひずみが生じる。このひずみが、表面波となって伝播し、前記吸熱層の近傍に、その外周を起点とした、表面波が形成される。溶融に引き続いて固化が起きるが、その際に、表面波の履歴を引き継ぎ、表面波の凸部が固化後に凸部として形成される。

[0018]

図4が、本発明を用いて形成した、薄膜poly-Siの表面SEM写真である。また、図5がその模式図である。中央の吸熱層上の半導体膜1020の周辺の半導体膜1021に、波紋状に凸部1022が整列されている様子が観察できる。図6に凸部が整列している様子のAFM観察像を示す。図7がその模式図である。2.5×2.5μm角の領域の表面状態1051を示している。凸部1054が整列しており、凸部の列と直行方向1055の断面形状1057と平行方向1056の断面形状1058では、明らかに平行方向が凹凸の少ない表面を示している。尚、断面形状の高さのスケールは、フルレンジで約90nmである。この様な表面状態において、凸部の列と平行方向に電流を流すことにより、表面散乱を受けない電流経路を得ることができ、高移動度のTFTを実現できる。

[0019]

本サンプルは、基板として、0.7mmガラス板(コーニング社製#1737)を用い、吸熱層として、Ta (300nm)を用いた。下地膜として、酸化珪素を125nmPCVDで成膜後、a-SiをPCVDで30nm形成し、脱水素を500℃で1hr行った。レーザーアニールは、XeClエキシマレーザーを用い室温で、308mJ/cm2のパワーで10ショットの照射を行った。

[0020]

【発明の実施形態】

以下、本発明についての実施形態について述べる。本明細書で開示する発明の構成は、絶縁表面を有する基板上の結晶質半導体薄膜を活性層として使用した半導体装置である。ここで言う、半導体装置は、TFT等の素子はもとより、それらを使用した機器、例えば、AMLCDやELディスプレー、またそれらを使った電子機器を含む。

[0021]

本発明は、高移動度のTFTを得ることに利用でき、AMLCDにおいては、画素のスイッチング用TFTとして適用することで、TFTを小型化でき、高開口率のパネルを得ることができる。また、周辺回路への適用により、高速動作の回路が実現でき、大型高精細のAMLCDの作成が可能となる。

[0022]

本実施形態では、AMLCD用アクティブマトリックス基板の構成要素の基本となる、Pch及びNchのTFTの作成法について述べる。

[0023]

図8は本発明の構造の概略図である。(A)が平面図、(B)がY1-Y2間の断面図、(C)がX1-X2間の断面であり、基板1100上に形成された、吸熱層1101、それと下地膜を介して形成された能動層1103、ゲート絶縁膜1104、ゲート電極1105を示す。この場合の電流経路は、X1-X2に平行方向であり、吸熱層1101の一辺は、その方向と平行に配置されている。これにより、凸部1111は、電流経路と平行方向に整列する。

[0024]

図9~11はプロセスフローの概略図である。図9は図8-Cの断面に相当し、吸熱層を含む断面構造である。図10・11は、図8-Bに相当し、吸熱層を含まない断面を示す。

[0025]

まず、ガラス基板101上に吸熱体として、Ta100を200nmの厚さにDCスパッタで形成し所定のパターンでパターニングする。ここでは、Taを用いたが、

Taに限定されるものではなく、ガラス基板及び、この後に続く下地膜と熱導電率が大きく異なる材料ならばよい。例えば、タングステン等の金属材料や珪素等の半導体材料、もしくはそれらの混合物でもよい。

[0026]

吸熱体の形成に続き、下地膜として、酸化窒化シリコン膜(A) 102aを50mmの厚さに形成し、さらにその上に酸化窒化シリコン膜(B) 102bを100m積層させてブロッキング層102とする。続いて、非晶質珪素103aを30m形成する。次に、非晶質珪素膜中の水素を放出させる目的で500℃の熱処理を一時間行う。

[0027]

続いて、エキシマレーザーを照射し、非晶質膜を溶融固化させ、結晶質半導体層103bを得る。照射エネルギーは、溶融固化がみられる条件ならばよく、非晶質膜の膜厚によって異なる。30nmのa-Siに対しては、100~500mJ/cm²が適正エネルギーで、望ましくは300mJ/cm²程度がよい。またショット数は1~100ショット、望ましくは、5~50ショットがよい。ただし、レーザーのエネルギー密度はレーザー光のプロファイル等の変化により大きく変化するので、一義に定義できず、実際に加工し、非晶質膜の溶融固化がおきている、すなわち表面に凸部の形成がなされている条件であれば、本発明の構成を満足する。レーザー照射した段階で、吸熱層として形成したTaのパターンの周囲に、凸部が波紋状に整列する。図4が、その段階の表面観察像に相当する。本、実施例では、エキシマレーザーを用いたが、他のレーザー、例えばYAG、YVO4レーザー等でも同様の効果が得られる。

[0028]

引き続き、半導体層を所定のパターニングを行い、半導体島104を得る。さらに引き続き、標準的なトップゲートのプロセスでTFTを形成する。その際ゲート電極は、整列した凸部の列と垂直方向に形成する。それにより、キャリアーの流れは凸部列と並行方向となり、凸部による表面散乱の影響を受けない電流経路を得ることができる。以下に、その手順を説明する。簡単の為、吸熱層を含まない断面(図10・11)を用いて、説明を行う。結晶化以降の工程について詳細

に述べる。

[0029]

結晶質半導体層 103 b上にフォトレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割して島状半導体層 104、105 a を形成し活性層とする。ドライエッチングには CF_4 と O_2 の混合ガスを用いた。その後、プラズマCVD法や減圧CVD法、またはスパッタ法により $50\sim100$ n mの厚さの酸化シリコン膜によるマスク層 106 を形成する。例えば、プラズマCVD法による場合、オルトケイ酸テトラエチル(Tetraethyl Orthosilicate: TEOS)とO2とを混合し、反応圧力 40 Pa、基板温度 $300\sim400$ Cとし、高周波(13.56 MHz)電力密度 $0.5\sim0.8$ W/cm²で放電させ、 $100\sim150$ nm代表的には 130 nmの厚さに形成する。

[0030]

そしてフォトレジストマスク107を設け、nチャネル型TFTを形成する島 状半導体層105aにしきい値電圧を制御する目的で $1\times10^{16}\sim5\times10^{17}$ at oms/cm 3 程度の濃度でp型を付与する不純物元素を添加する。半導体に対してp型を付与する不純物元素には、ホウ素(B)、アルミニウム(A1)、ガリウム(Ga)など周期律表第13族の元素が知られている。ここではイオンドープ法でジボラン(B_2H_6)を用いホウ素(B)を添加した。ホウ素(B)添加は必ずしも必要でなく省略しても差し支えないが、ホウ素(B)を添加した半導体層105bはn チャネル型TFTのしきい値電圧を所定の範囲内に収めるために形成することができた。

[0031]

れる n型を付与する不純物元素の濃度を (n) と表す。

[0032]

次に、マスク層106を純水で希釈したフッ酸などのエッチング液により除去した。そして、図10(D)と図10(E)で島状半導体層105bに添加した不純物元素を活性化させる工程を行う。活性化は窒素雰囲気中で500~600℃で1~4時間の熱アニールや、レーザーアニールなどの方法により行うことができる。また、両方の方法を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、KrFエキシマレーザー光(波長248nm)を用い、線状ビームを形成して、発振周波数5~50Hz、エネルギー密度100~500mJ/cm²として線状ビームのオーバーラップ割合を80~98%として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宜決定すれば良い。

[0033]

次に、ゲート絶縁膜110をプラズマCVD法またはスパッタ法を用いて40~150nmの厚さでシリコンを含む絶縁膜で形成する。例えば、120nmの厚さで酸化窒化シリコン膜(B)で形成すると良い。その他に、ゲート絶縁膜を他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。

[0034]

ゲート絶縁膜上には、ゲート電極を形成するために導電層を成膜する。この導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造とすることもできる。本実施例では、導電性の窒化物金属膜から成る導電層(A)111と金属膜から成る導電層(B)112とを積層させた。導電層(B)112はタンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜(代表的にはMo-W合金膜、Mo-Ta合金膜)で形成すれば良く、導電層(A)111は窒化タンタル(TaN)、窒化タングステン(WN)、窒化チタン(TiN)膜、窒化モリブデン(MoN)などで形成する。また、導電層(A)111はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層(B)112は低抵抗化を図るため

に含有する不純物濃度を低減させると良く、特に酸素濃度に関しては30ppm以下とすると良かった。例えば、タングステン(W)は酸素濃度を30ppm以下とすることで $20\mu\Omega$ cm以下の比抵抗値を実現することができた。

[0035]

導電層(A) 111は10~50nm(好ましくは20~30nm)とし、導 電層(B) 112は200~400nm(好ましくは250~350nm)とす れば良い。本実施例では、導電層(A)111に30nmの厚さのTaN膜を、 導電層 (B) 112には350nmのTa膜を用い、いずれもスパッタ法で形成 した。TaN膜はTaをターゲットとしてスパッタガスにArと窒素との混合ガ スを用いて成膜した。TaはスパッタガスにArを用いた。また、これらのスパ ッタガス中に適量のXeやKrを加えておくと、形成する膜の内部応力を緩和し て膜の剥離を防止することができる。 α 相のT a 膜の抵抗率は20μΩ cm程度で ありゲート電極に使用することができるが、 β 相のTa膜の抵抗率は $180\mu\Omega$ cm程度でありゲート電極とすすには不向きであった。ΤαΝ膜はα相に近い結晶 構造を持つので、この上にΤα膜を形成すればα相のΤα膜が容易に得られた。 尚、図示しないが、導電層(A)111の下に2~20nm程度の厚さでリン(P) をドープしたシリコン膜を形成しておくことは有効である。これにより、そ の上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層(A) または導電層 (B) が微量に含有するアルカリ金属元素がゲート絶縁膜110に 拡散するのを防ぐことができる。いずれにしても、導電層(B)は抵抗率を10 ~500μΩcmの範囲ですることが好ましい。

[0036]

次に、フォトレジストマスク113を形成し、導電層(A)111と導電層(B)112とを一括でエッチングしてゲート電極114、115を形成する。例えば、ドライエッチング法によりCF₄とO₂の混合ガス、またはC1₂を用いて1~20Paの反応圧力で行うことができる。ゲート電極114、115は、導電層(A)から成る114a、115aと、導電層(B)から成る114b、115bとが一体として形成されている。この時、nチャネル型TFTのゲート電極115は不純物領域109の一部と、ゲート絶縁膜110を介して重なるように

形成する。また、ゲート電極は導電層(B)のみで形成することも可能である。 【0037】

[0038]

[0039]

その後、それぞれの濃度で添加された n型または p型を付与する不純物元素を活性化する工程を熱アニール法で行う。この工程はファーネスアニール炉を用いれば良い。その他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)で行うことができる。アニール処理は酸素濃度が 1 ppm以下、好ましくは 0.1 ppm以下の窒素雰囲気中で 400~700℃、代表的には 500~600℃で行うものであり、本実施例では 550℃で 4 時間の熱処理を行った。また、アニール処理の前に、50~200 mmの厚さの保護絶縁層 119を酸化窒化シリコン膜や酸化シリコン膜などで形成すると良い。酸化窒化シリコン膜

[0040]

活性化の工程の後、さらに、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

[0041]

活性化および水素化の工程が終了したら、保護絶縁層上にさらに酸化窒化シリコン膜または酸化シリコン膜を積層させ、層間絶縁層 120 を形成する。酸化窒化シリコン膜は保護絶縁層 119 と同様にして SiH_4 を27 SCCM、 N_2 Oを90 O SCCMとして反応圧力 160 Pa、基板温度 325 Cとし、放電電力密度を0.15 W/cm 2 として、500~1500 nm (好ましくは 600~800 nm) の厚さで形成する。

[0042]

そして、層間絶縁層120および保護絶縁層119TFTのソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線121、124と、ドレイン配線122、123を形成する。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。

[0043]

次に、パッシベーション膜125として、窒化シリコン膜または酸化窒化シリコン膜を50~500nm(代表的には100~300nm)の厚さで形成する。さらに、この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。こうして基板101上に、nチャネル型TFT134

とpチャネル型TFT133とを完成させることができた。

[0044]

pチャネル型TFT133には、島状半導体層104にチャネル形成領域126、ソース領域127、ドレイン領域128を有している。nチャネル型TFT134には、島状半導体層105にチャネル形成領域129、ゲート電極115と重なるLDD領域130(以降、このようなLDD領域をLovと記す)、ソース領域132、ドレイン領域131を有している。このLov領域のチャネル長方向の長さは、チャネル長3~8 μ mに対して、0.5~3.0 μ m(好ましくは1.0~1.5 μ m)とした。図9ではそれぞれのTFTをシングルゲート構造としたが、ダブルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。

[0045]

また、能動層において凸部を横切らない電流経路は、直線に限定されるも二ではなく、曲線の場合、および、折れ線状の場合も本発明に含まれる。

[0046]

図12及び13にその実施形態を示す。図12が、島状半導体2003が、コの字状に折れ曲がっている例を示す。3個のゲート電極2002を持つマルチゲート構造であるが、ドレイン領域から、ソース領域への電流経路がそれぞれのゲートで異なる方向になっている。このような場合に置いても、個々のゲートにおいて、凸部は、それぞれのチャネル部2004での電流経路と平行に整列し、本発明の効果を有する。

[0047]

また、図13は、能動層2007が半円型の実施例を示している。この場合においても、吸熱層が同心の半円形状で配置されており、凸部も、同心半円状に分布する事となる。電流経路もほぼ同心半円上を通るため、電流経路と平行に凸部が分布する事となる。

[0048]

(実施例1)

本発明の実施例を図14~図19を用いて説明する。ここでは画素部の画素T

FTと、画素部の周辺に設けられる駆動回路のTFTを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、制御回路ではシフトレジスタ回路、バッファ回路などの基本回路であるCMOS回路と、サンプリング回路を形成するnチャネル型TFTとを図示することにする。図14~18が吸熱層を含まない断面構造、図19が吸熱層を含む断面構造を示す。

[0049]

基板201にはバリウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス基板を用いる。本実施例ではアルミノホウケイ酸ガラス基板を用いた。この時ガラス歪み点よりも10~20℃程度低い温度であらかじめ熱処理しておいても良い

[0050]

まず、この基板201のTFTを形成する表面に、所定の吸熱層を形成する。 この工程は、実施形態に示した通りである。吸熱層は、画素部のTFTと周辺回 路のTFTの両者、又は、その一方どちらかに配置しても良い。高移動度の特性 を要求する箇所に適時配置すればよい。本実施例では、両者に吸熱層を配置した 。(図19(A))

[0051]

引き続き、基板201からのアルカリ金属元素をはじめとする不純物拡散を防ぐために、酸化窒化シリコン膜(A)202aを50nmの厚さに形成し、さらにその上に酸化窒化シリコン膜(B)202bを100nmを積層させてブロッキング層202とする。

[0052]

次に、25~80nm(好ましくは30~60nm)の厚さで非晶質構造を有する半導体層203aを、プラズマCVD法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマCVD法で非晶質シリコン膜を55nmの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、ブロッキング層202と非晶質シリコン層2

03 aとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることができる。(図14(A)、図19(B))

[0053]

そして、非晶質シリコン層203aから結晶質シリコン層203bを形成する 。ここでは特開平7-130652号公報で開示された技術に従って、触媒元素 を用いる結晶化法で結晶質シリコン層203bを形成した。まず、重量換算で1 0 p p mの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有す る層を形成した(図示せず)。触媒元素にはニッケル(Ni)、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバル 卜(Co)、白金(Pt)、銅(Cu)、金(Au)などである。結晶化の工程 では、まず400~500℃で1時間程度の熱処理を行い、非晶質シリコン膜の 含有水素量を5atom%以下にする。そして、ファーネスアニール炉を用い、窒素 雰囲気中で550~600℃で1~8時間の熱アニールを行う。以上の工程まで で結晶質シリコン膜を得ることができる。この状態で表面に残存する触媒元素の 濃度は 3×10^{10} ~ 2×10^{11} atoms/cm 2 であった。その後、結晶化率を高める ためにレーザーアニールを行う。XC1エキシマレーザー(波長308nm)を用 い、光学系で線状ビームを形成して、発振周波数5~50Hz、エネルギー密度1 $0.0 \sim 5.00 \, \text{mJ/cm}^2$ として線状ビームのオーバーラップ割合を $8.0 \sim 9.8 \, \%$ とし て照射する。このようにして、結晶質シリコン膜203bを得る。レーザー照射 により、半導体層は溶融固化し表面に凸部が形成される。その際、凸部は、前も って形成された、吸熱体の周囲に沿った形で整列する。 (図19 (C))

[0054]

そして、結晶質シリコン膜203bをエッチング処理して島状に分割し、島状半導体層204~207を形成し活性層とする。その際、表面の凸部がチャネル部において、動作時の電流経路と平行に整列する方向に島状半導体層を形成する(図19(D))。その後、プラズマCVD法や減圧CVD法、またはスパッタ法により50~100nmの厚さの酸化シリコン膜によるマスク層208を形成

する。例えば、減圧CVD法で SiH_4 と O_2 との混合ガスを用い、266Paにおいて400Cに加熱して酸化シリコン膜を形成する。(図14 (C))

[0055]

続いて、チャネルドープ工程を行う。まず、フォトレジストマスク209を設け、nチャネル型TFTを形成する島状半導体層205~207の全面にしきい値電圧を制御する目的で $1\times10^{16}\sim5\times10^{17}$ atoms/cm 3 程度の濃度でp型を付与する不純物元素としてボロン(B)を添加した。ボロン(B)の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン(B)添加は必ずしも必要でないが、ボロン(B)を添加した半導体層210~212はnチャネル型TFTのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。このチャネルドープ工程は、実施形態2または実施形態3で示した方法で行っても良い。(図14(D))

[0056]

[0057]

次に、マスク層208をフッ酸などにより除去して、図14(D)と図15(A)で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で500~600℃で1~4時間の熱アニールや、レーザーアニールの方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、KrFエキシマレーザー光(波長248nm)を用い、線状ビームを形成して、発振周波数5~50Hz、エネルギー密度100~5

00mJ/cm²として線状ビームのオーバーラップ割合を80~98%として 走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照 射条件には何ら限定される事項はなく、実施者が適宜決定すれば良いが、半導体 が溶融しない条件であることが必須である。なぜなら、すでに整列して形成され ている凸部の配列をみだすことになるからである。

[0058]

続いて、ゲート絶縁膜 2 2 0 をプラズマC V D 法またはスパッタ法を用いて $4 0 \sim 150$ n m の厚さでシリコンを含む絶縁膜で形成する。例えば酸化窒化シリコン膜(B)で形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。(図 15 (B))

[0059]

次に、ゲート電極を形成するために第1の導電層を成膜する。本実施例では導電性の窒化物金属膜から成る導電層(A)221と金属膜から成る導電層(B)222とを積層させた。ここでは、Taをターゲットとしたスパッタ法で導電層(B)222をタンタル(Ta)で250nmの厚さに形成し、導電層(A)221は窒化タンタル(TaN)で50nmの厚さに形成した。(図15(C))

[0060]

次に、フォトレジストマスク223~227を形成し、導電層(A)221と 導電層(B)222とを一括でエッチングしてゲート電極228~231と容量 配線232を形成する。ゲート電極228~231と容量配線232は、導電層 (A)から成る228a~232aと、導電層(B)から成る228b~232 bとが一体として形成されている。この時、駆動回路に形成するゲート電極22 9、230は不純物領域217、218の一部と、ゲート絶縁膜220を介して 重なるように形成する。(図15(D))

[0061]

次いで、駆動回路のpチャネル型TFTのソース領域およびドレイン領域を形成するために、p型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極228をマスクとして、自己整合的に不純物領域を形成する。nチャネル型TFTが形成される領域はフォトレジストマスク233で被覆しておく。そ

して、ジボラン(B_2H_6)を用いたイオンドープ法で不純物領域(p^+)234 を 1×10^{21} atoms/cm 3 の濃度で形成した。(図16(A))

[0062]

次に、n チャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク235~237を形成し、n 型を付与する不純物元素が添加して不純物領域238~242を形成した。これは、フォスフィン(PH_3)を用いたイオンドープ法で行い、不純物領域(n^+)238~242の(P)濃度を 5×10^{20} atoms/ cm^3 とした。不純物領域238には、既に前工程で添加されたボロン(B)が含まれているが、それに比して $1/2\sim1/3$ の濃度でリン(P)が添加されるので、添加されたリン(P)の影響は考えなくても良く、TFTの特性に何ら影響を与えることはなかった。(図16(B))

[0063]

[0064]

その後、それぞれの濃度で添加された n型または p型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール炉を用いた熱アニール法、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が 1 p p m以下、好ましくは 0.1 p p m以下の窒素雰囲気中で400~700℃、代表的には500~600℃で行うものであり、本実施例では550℃で4時間の熱処理を行った。

[0065]

この熱アニールにおいて、ゲート電極228~231と容量配線232形成するTa膜228b~232bは、表面から5~80nmの厚さでTaNから成る導電層(C)228c~232cが形成される。その他に導電層(B)228b~232bがタングステン(W)の場合には窒化タングステン(WN)が形成され、チタン(Ti)の場合には窒化チタン(TiN)を形成することができる。また、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極228~231を晒しても同様に形成することができる。さらに、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱アニールを行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

[0066]

本実施例のように、島状半導体層を非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製した場合、島状半導体層中には微量($1 \times 10^{17} \sim 1 \times 10^{19}$ atoms/cm³程度)の触媒元素が残留した。勿論、そのような状態でもTFTを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン(P)によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン(P)の濃度は図16(B)で形成した不純物領域(n^+)と同程度であれば良く、ここで実施される活性化工程の熱アニールにより、n チャネル型TFTおよび p チャネル型TFTのチャネル形成領域から触媒元素を不純物領域 2 3 8 ~ 2 4 2 に偏析させゲッタリングをすることができた。その結果不純物領域 2 3 8 ~ 2 4 2 には $1 \times 10^{17} \sim 1 \times 10^{19}$ atoms/cm³程度の触媒元素が偏析した。

[0067]

活性化および水素化の工程が終了したら、ゲート配線とする第2の導電層を形成する。この第2の導電層は低抵抗材料であるアルミニウム(A1)や銅(Cu)を主成分とする導電層(D)で形成する。いずれにしても、第2の導電層の抵抗率は $0.1\sim10\mu\Omega$ cm程度とする。さらに、チタン(Ti)やタンタル(T

a)、タングステン(W)、モリブデン(Mo)から成る導電層(E)を積層形成すると良い。本実施例では、チタン(Ti)を0.1~2重量%含むアルミニウム(A1)膜を導電層(D)245とし、チタン(Ti)膜を導電層(E)246として形成した。導電層(D)245は200~400nm(好ましくは250~350nm)とすれば良く、導電層(E)246は50~200(好ましくは100~150nm)で形成すれば良い。(図17(A))

[0068]

そして、ゲート電極に接続するゲート配線を形成するために導電層(E)246と導電層(D)245とをエッチング処理して、ゲート配線247、248と容量配線249を形成た。エッチング処理は最初にSiCl₄とCl₂とBCl₃との混合ガスを用いたドライエッチング法で導電層(E)の表面から導電層(D)の途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層(D)を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。

[0069]

第1の層間絶縁膜250は500~1500nmの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成する。本実施例では、SiH4を27SCCM、N2Oを900SCCM、として反応圧力160Pa、基板温度325℃で放電電力密度0.15W/cm²で形成した。その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線251~254と、ドレイン配線255~258を形成する。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。

[0070]

次に、パッシベーション膜 259 として、窒化シリコン膜、酸化シリコン膜、または酸化窒化シリコン膜を $50\sim500$ n m(代表的には $100\sim300$ n m)の厚さで形成する。この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、 $3\sim100\%$ の水素を含む雰囲気中で、 $300\sim450\%$ で $1\sim12$ 時間の熱処理を行うと良く、あるいはプラズマ水素化法

を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜259に開口部を形成しておいても良い。(図17(C))

[0071]

その後、有機樹脂からなる第2の層間絶縁膜260を1.0~1.5μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。そして、第2の層間絶縁膜260にドレイン配線258に達するコンタクトホールを形成し、画素電極261、262を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム・スズ(ITO)膜を100nmの厚さにスパッタ法で形成した。(図18)

[0072]

こうして同一基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることができた。駆動回路にはpチャネル型TFT301、第1のnチャネル型TFT302、第2のnチャネル型TFT303、画素部には画素TFT304、保持容量305が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。

[0073]

駆動回路のpチャネル型TFT301には、島状半導体層204にチャネル形成領域306、ソース領域307a、307b、ドレイン領域308a,308bを有している。第1のnチャネル型TFT302には、島状半導体層205にチャネル形成領域309、ゲート電極229と重なるLDD領域(Lov)310、ソース領域311、ドレイン領域312を有している。このLov領域のチャネル長方向の長さは0.5~3.0μm、好ましくは1.0~1.5μmとした。第2のnチャネル型TFT303には、島状半導体層206にチャネル形成領域313、Lov領域とLoff領域(ゲート電極と重ならないLDD領域であり、以

降Loff領域と記す)とが形成され、このLoff領域のチャネル長方向の長さは 0.3~2.0μm、好ましくは 0.5~1.5μmである。画素TFT304には、島状半導体層207にチャネル形成領域318、319、Loff領域320~323、ソースまたはドレイン領域324~326を有している。Loff領域のチャネル長方向の長さは 0.5~3.0μm、好ましくは 1.5~2.5μmである。さらに、容量配線232、249と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素TFT304のドレイン領域326に接続し、n型を付与する不純物元素が添加された半導体層327とから保持容量305が形成されている。図18では画素TFT304をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても良い。

[0074]

また、本実施例では、吸熱層は単に、半導体膜上の凸部を整列させる目的のみに使用したが、同一層で、配線を形成し、多層配線構造としてもよく、また、画素内においては、蓄積容量を形成する電極として流用してもよい。また、周辺部のTFTに対し、本発明の効果をあたえ、画素内に於いては、単に遮光膜として機能させてもよい。

[0075]

(実施例2)

本実施例では、実施例1で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図20に示すように、図18の状態のアクティブマトリクス基板に対し、配向膜601を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板602には、遮光膜603、透明導電膜604および配向膜605を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素マトリクス回路と、CMOS回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ(共に図示せず)などを介して貼りあわせる。その後、両基板の間に液晶材料606を注入し、封止剤(図示せず)によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図1

9に示すアクティブマトリクス型液晶表示装置が完成した。

[0076]

次に、このアクティブマトリクス型液晶表示装置の構成を、図21の斜視図を 用いて説明する。尚、図21は、図14~図20の断面構造図と対応付けるため 、共通の符号を用いている。

[0077]

図21においてアクティブマトリクス基板は、ガラス基板201上に形成された、画素部406と、走査信号駆動回路404と、画像信号駆動回路405で構成される。表示領域には画素TFT304が設けられ、周辺に設けられる駆動回路はCMOS回路を基本として構成されている。走査信号駆動回路404と、画像信号駆動回路405はそれぞれゲート配線231とソース配線254で画素TFT304に接続している。また、FPC (Flexible Print Circuit) 731が外部入力端子734に接続され、入力配線402、403でそれぞれの駆動回路に接続している。

[0078]

(実施例3)

本実施例では、本願発明を用いてEL(エレクトロルミネセンス)表示装置を作製した例について説明する。なお、図22(A)は本願発明のEL表示装置の上面図であり、図22(B)はその断面図である。

[0079]

図22(A)において、4001は基板、4002は画素部、4003はソース側駆動回路、4004はゲート側駆動回路であり、それぞれの駆動回路は配線4005を経てFPC(フレキシブルプリントサーキット)4006に至り、外部機器へと接続される。

[0080]

このとき、画素部4002、ソース側駆動回路4003及びゲート側駆動回路 4004を囲むようにして第1シール材4101、カバー材4102、充填材4 103及び第2シール材4104が設けられている。

[0081]

また、図22(B)は図22(A)をA-A'で切断した断面図に相当し、基板4001の上にソース側駆動回路4003に含まれる駆動TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを図示している。)4201及び画素部4002に含まれる画素TFT(但し、ここではEL素子への電流を制御するTFTを図示している。)4202が形成されている。

[0082]

本実施例では、駆動TFT4201には図20の駆動回路と同じ構造のTFTが用いられる。また、画素TFT4202には図20の画素部と同じ構造のTFTが用いられる。

[0083]

駆動TFT4201及び画素TFT4202の上には樹脂材料でなる層間絶縁膜(平坦化膜)4301が形成され、その上に画素TFT4202のドレインと電気的に接続する画素電極(陽極)4302が形成される。画素電極4302としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物または酸化インジウムと酸化亜鉛との化合物を用いることができる。

[0084]

そして、画素電極4302の上には絶縁膜4303が形成され、絶縁膜4303は画素電極4302の上に開口部が形成されている。この開口部において、画素電極4302の上にはEL(エレクトロルミネッセンス)層4304が形成される。EL層4304は公知の有機EL材料または無機EL材料を用いることができる。また、有機EL材料には低分子系(モノマー系)材料と高分子系(ポリマー系)材料があるがどちらを用いても良い。

[0085]

EL層4304の形成方法は公知の技術を用いれば良い。また、EL層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。

[0086]

EL層4304の上には遮光性を有する導電膜(代表的にはアルミニウム、銅

もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜)からなる陰極4305が形成される。また、陰極4305とEL層4304の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で両者を連続成膜するか、EL層4304を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極4305を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。

[0087]

そして陰極4305は4306で示される領域において配線4005に電気的に接続される。配線4005は陰極4305に所定の電圧を与えるための配線であり、導電性材料4307を介してFPC4006に電気的に接続される。

[0088]

以上のようにして、画素電極(陽極) 4302、EL層4304及び陰極43 05からなるEL素子が形成される。このEL素子は、第1シール材4101及 び第1シール材4101によって基板4001に貼り合わされたカバー材410 2で囲まれ、充填材4103により封入されている。

[0089]

カバー材4 1 0 2 としては、ガラス板、金属板(代表的にはステンレス板)、セラミックス板、FRP(Fiberglass-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。

[0090]

但し、EL素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。

[0091]

また、充填材4103としては紫外線硬化樹脂または熱硬化樹脂を用いること

ができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材4103の内部に吸湿性物質(好ましくは酸化バリウム)を設けておくとEL素子の劣化を抑制できる。

[0092]

また、充填材4 1 0 3 の中にスペーサを含有させてもよい。このとき、スペーサを酸化バリウムで形成すればスペーサ自体に吸湿性をもたせることが可能である。また、スペーサを設けた場合、スペーサからの圧力を緩和するバッファ層として陰極4 3 0 5 上に樹脂膜を設けることも有効である。

[0093]

また、配線4005は導電性材料4307を介してFPC4006に電気的に接続される。配線4005は画素部4002、ソース側駆動回路4003及びゲート側駆動回路4004に送られる信号をFPC4006に伝え、FPC4006により外部機器と電気的に接続される。

[0094]

また、本実施例では第1シール材4101の露呈部及びFPC4006の一部を覆うように第2シール材4104を設け、EL素子を徹底的に外気から遮断する構造となっている。こうして図22(B)の断面構造を有するEL表示装置となる。

[0095]

(実施例4)

本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯電端末(モバイルコンピュータ、携帯電話、電子書籍など)、ナビゲーションシステムなどが上げられる。それらの一例を図23に示す。

[0096]

図23(A)はパーソナルコンピュータであり、マイクロプロセッサやメモリ

ーなどを備えた本体2001、画像入力部2002、表示装置2003、キーボード2004で構成される。本発明は表示装置2003やその他の信号処理回路を形成することができる。

【0097】図23(B)はビデオカメラであり、本体2101、表示装置2102、音声入力部2103、操作スイッチ2104、バッテリー2105、 受像部2106で構成される。本発明は表示装置2102やその他の信号制御回路に適用することができる。

[0098]

図23(C)は携帯情報端末であり、本体2201、画像入力部2202、受像部2203、操作スイッチ2204、表示装置2205で構成される。本発明は表示装置2205やその他の信号制御回路に適用することができる。

[0099]

図23(D)はテレビゲームまたはビデオゲームなどの電子遊技機器であり、CPU等の電子回路2308、記録媒体2304などが搭載された本体2301、コントローラ2305、表示装置2303、本体2301に組み込まれた表示装置2302で構成される。表示装置2303と本体2301に組み込まれた表示装置2302とは、同じ情報を表示しても良いし、前者を主表示装置とし、後者を副表示装置として記録媒体2304の情報を表示したり、機器の動作状態を表示したり、或いはタッチセンサーの機能を付加して操作盤とすることもできる。また、本体2301とコントローラ2305と表示装置2303とは、相互に信号を伝達するために有線通信としても良いし、センサ部2306、2307を設けて無線通信または光通信としても良い。本発明は、表示装置2302、2303に適用することができる。表示装置2303は従来のCRTを用いることもできる。

[0100]

図23 (D) はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示装置2402、スピーカー部2403、記録媒体2404、操作スイッチ2405で構成される。尚、記録媒体にはDVD (Digital Versatile Disc) やコンパクトディスク (CD) などを用い

、音楽プログラムの再生や映像表示、ビデオゲーム(またはテレビゲーム)やインターネットを介した情報表示などを行うことができる。本発明は表示装置24 02やその他の信号制御回路に好適に利用することができる。

[0101]

図23(E)はデジタルカメラであり、本体2501、表示装置2502、接眼部2503、操作スイッチ2504、受像部(図示しない)で構成される。本発明は表示装置2502やその他の信号制御回路に適用することができる。

【0102】図24(A)はフロント型プロジェクターであり、光源光学系および表示装置2601、スクリーン2602で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。図24(B)はリア型プロジェクターであり、本体2701、光源光学系および表示装置2702、ミラー2703、スクリーン2704で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。

[0103]

なお、図24(C)に、図24(A)および図24(B)における光源光学系および表示 および表示装置2601、2702の構造の一例を示す。光源光学系および表示 装置2601、2702は光源光学系2801、ミラー2802、2804~2806、ダイクロイックミラー2803、ビームスプリッター2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は複数の光学レンズで構成される。図24(C)では液晶表示装置 2808を三つ使用する三板式の例を示したが、このような方式に限定されず、単板式の光学系で構成しても良い。また、図24(C)中で矢印で示した光路には適宜光学レンズや偏光機能を有するフィルムや位相を調節するためのフィルムや、IRフィルムなどを設けても良い。また、図24(D)は図24(C)における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801はリフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。尚、図24(D)に示した光源光学系は一例であって図示した構成に限定されるものではない。

[0104]

また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムやイメージセンサの読み取り回路などにも適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は、実施例1~4のどのような組み合わせから成る構成を用いても実現することができる。

[0105]

【発明の効果】

高移動度を持つTFTの形成が可能となる。また、高精細のアクティブマトリクス型の液晶表示装置やELディスプレーに代表される電気光学装置を作製することができる。

【図面の簡単な説明】


- 【図1】従来例の概念図。
- 【図2】本発明の概念図。
- 【図3】レーザーアニール時の半導体薄膜状態を説明する断面模式図。
- 【図4】レーザーアニール後の半導体薄膜表面写真(SEM写真)。
- 【図5】レーザーアニール後半導体薄膜表面の模式図。
- 【図6】レーザーアニール後の半導体薄膜表面のAFM観察結果。
- 【図7】レーザーアニール後の半導体薄膜表面のAFM観察結果の模式図。
- 【図8】本発明を利用したTFTの構造図。
- 【図9】本発明を利用したTFTのプロセスフロー。
- 【図10】本発明を利用したTFTのプロセスフロー。
- 【図11】本発明を利用したTFTのプロセスフロー。
- 【図12】本発明を利用したコの字状の能動層を有するTFT。
- 【図13】本発明を利用した半円状の能動層を有するTFT。
- 【図14】本発明を利用したアクティブマトリックス基板のプロセスフロー。
- 【図15】本発明を利用したアクティブマトリックス基板のプロセスフロー。
- 【図16】本発明を利用したアクティブマトリックス基板のプロセスフロー。
- 【図17】本発明を利用したアクティブマトリックス基板のプロセスフロー。

特2000-020913


- 【図18】本発明を利用したアクティブマトリックス基板のプロセスフロー。
- 【図19】本発明を利用したアクティブマトリックス基板のプロセスフロー。
- 【図20】本発明を利用したAMLCDパネルの断面構造。
- 【図21】本発明を利用したAMLCDパネルの上面図。
- 【図22】本発明を利用したELディスプレーパネル。
- 【図23】本発明を利用した各種情報機器。
- 【図24】本発明を利用した表示装置。

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】












(C) 103b




【図10】




【図11】





【図12】




【図13】









【図16】




【図17】




【図18】






【図20】




【図21】




201:基板、 406:画素部、402、403:入力配線 404:走査信号駆動回路、405:画像信号駆動回路 731: FPC、732、733: ICチップ、 734:外部入出力端子 304:画素TFT 248:ゲート配線、254:ソース配線 261:画素電極、305:保持容量


602:対向基板

【図22】







【図23】




【図24】





(C)光源光学系及び表示装置(三板式)



【書類名】 要約書

【要約】

【課題】 レーザー結晶化法で形成した結晶質半導体膜の表面にリッジとよばれる凸部がランダムに形成される。その凸部の配置を制御し電流に対する表面散乱の影響を低減する技術を提供することを課題とする。

【解決手段】 熱伝導率が、結晶質薄膜の下地膜を含む基板より大きな材料を吸熱層として、任意の形状で形成しておく。基板1014上に形成された吸熱層1011から下地膜1012を介して上部に位置する半導体薄膜1010とそれ以外の半導体薄膜1013ではレーザーアニールした際に温度差が生じ、吸熱層の外端1015を境に熱膨張の違いが生じる。熱膨張が異なることでその境界を始点に歪みが生じ、この歪みが表面波となって伝播し、前記吸熱層の近傍にその外周を起点とした表面波が形成される。溶融に引き続いて固化が起き、その際に表面波の凸部が固化後に凸部として残存する。

【選択図】 図3

出願人履歴情報

識別番号

[000153878]

1. 変更年月日 1990年 8月17日

[変更理由] 新規登録

> 住 所 神奈川県厚木市長谷398番地 氏 名

株式会社半導体エネルギー研究所